 |
|
|
| Интерфейсы: интерфейс sata, интерфейс ide, интерфейс rs232, интерфейс usb, интерфейс ethernet; шины: шина pci, шина isa, шина agp, шина scsi; распиновка разъемов, схема кабеля, распайка кабелей, обжим кабеля; кодовая и цветовая маркировка диодов, конденсаторов, индуктивностей, резисторов, стабилитронов, транзисторов, варикапов и много другой полезной информации. | |
|
|
| | |
|
|
 |
|
|
|
|
|
|
|
 |
| Последние схемы |
17.04.2024 г. Указатели напряжение: особенности
Работы, которые связаны с электрическими сетями, требуют особого подхода. Перед тем, как приступить к выполнению тех или иных работ, специалист должен провести проверку и понять, есть ли в проводах напряжение. Указатели напряжения – приборы, которые пользуются огромным спросом. Современные устройства... | 07.04.2024 г. Повышающий DC-DC преобразователь XL6019
Регулятор XL6019 — это преобразователь постоянного тока с широким диапазоном входного напряжения. Регулятор может быть сконфигурирован как повышающий, понижающий или инвертирующий преобразователь. Основные характеристики: Широкий диапазон входных напряжений от 5 В до 40 В Выходное напряжение: 1,25... | 09.02.2024 г. XL4016 — понижающий DC-DC преобразователь (Arduino)
DC-DC преобразователь на основе чипа XL4016 представляет собой бюджетный и мощный модуль с высокой эффективностью (до 96%). XL4016 обладает защитой от короткого замыкания и перегрева, что позволяет автоматически отключать выход в случае превышения рабочей температуры. Входное напряжение XL4016 составляет... |
| |
| |
|
|
|
| |
Шины / Шина ISA 8 bit
| Схема цоколевки |
| Розетка (материнской плате) |
 | |
| Названия и функциональные назначения выводов |
| № вывода |
Обозначение |
Описание |
| A1 |
I/O CH CK |
I/O channel check; active low=parity error |
| A2 |
D7 |
Data bit 7 |
| A3 |
D6 |
Data bit 6 |
| A4 |
D5 |
Data bit 5 |
| A5 |
D4 |
Data bit 4 |
| A6 |
D3 |
Data bit 3 |
| A7 |
D2 |
Data bit 2 |
| A8 |
D1 |
Data bit 1 |
| A9 |
D0 |
Data bit 0 |
| A10 |
I/O CH RDY |
I/O Channel ready, pulled low to lengthen memory cycles |
| A11 |
AEN |
Address enable; active high when DMA controls bus |
| A12 |
A19 |
Address bit 19 |
| A13 |
A18 |
Address bit 18 |
| A14 |
A17 |
Address bit 17 |
| A15 |
A16 |
Address bit 16 |
| A16 |
A15 |
Address bit 15 |
| A17 |
A14 |
Address bit 14 |
| A18 |
A13 |
Address bit 13 |
| A19 |
A12 |
Address bit 12 |
| A20 |
A11 |
Address bit 11 |
| A21 |
A10 |
Address bit 10 |
| A22 |
A9 |
Address bit 9 |
| A23 |
A8 |
Address bit 8 |
| A24 |
A7 |
Address bit 7 |
| A25 |
A6 |
Address bit 6 |
| A26 |
A5 |
Address bit 5 |
| A27 |
A4 |
Address bit 4 |
| A28 |
A3 |
Address bit 3 |
| A29 |
A2 |
Address bit 2 |
| A30 |
A1 |
Address bit 1 |
| A31 |
A0 |
Address bit 0 |
| B1 |
GND |
Ground |
| B2 |
RESET |
Active high to reset or initialize system logic |
| B3 |
+5V |
+5 V DC |
| B4 |
IRQ2 |
Interrupt Request 2 |
| B5 |
-5V DC |
-5 V DC |
| B6 |
DRQ2 |
DMA Request 2 |
| B7 |
-12V DC |
-12 V DC |
| B8 |
/NOWS |
No WaitState |
| B9 |
+12V DC |
+12 V DC |
| B10 |
GND |
Ground |
| B11 |
/SMEMW |
System Memory Write |
| B12 |
/SMEMR |
System Memory Read |
| B13 |
/IOW |
I/O Write |
| B14 |
/IOR |
I/O Read |
| B15 |
/DACK3 |
DMA Acknowledge 3 |
| B16 |
DRQ3 |
DMA Request 3 |
| B17 |
/DACK1 |
DMA Acknowledge 1 |
| B18 |
DRQ1 |
DMA Request 1 |
| B19 |
/REFRESH |
Refresh |
| B20 |
CLOCK |
System Clock (67 ns, 8-8.33 MHz, 50% duty cycle) |
| B21 |
IRQ7 |
Interrupt Request 7 |
| B22 |
IRQ6 |
Interrupt Request 6 |
| B23 |
IRQ5 |
Interrupt Request 5 |
| B24 |
IRQ4 |
Interrupt Request 4 |
| B25 |
IRQ3 |
Interrupt Request 3 |
| B26 |
/DACK2 |
DMA Acknowledge 2 |
| B27 |
T/C |
Terminal count; pulses high when DMA term. count reached |
| B28 |
ALE |
Address Latch Enable |
| B29 |
+5V |
+5 V DC |
| B30 |
OSC |
High-speed Clock (70 ns, 14.31818 MHz, 50% duty cycle) |
| B31 |
GND |
Ground | |
Будем признательны, если заметив вкравшуюся неточность, вы сообщите нам об этом. Отправить письмо можно отсюда.
| | |
|
|
|
|
| |
